Logica pass transistor, transmission gate e dinamica
Logica a pass transistor
Section titled “Logica a pass transistor”A differenza della logica CMOS, nella logica a pass transistor il segnale di ingresso può trovarsi anche sul source o sul drain oltre che sul gate.
In questo caso è possibile collegare direttamente a , controllata da un transitore nMOS.
Una porta AND può essere implementata come nell’immagine:

L’nMOS della logica a pass transistor non riesce a condurre bene gli 1 (l’uscita arriva al più a ) perché il canale svanisce. La situazione è anche peggiorata dall’effetto body ().
Logica a transmission gate
Section titled “Logica a transmission gate”La logica a transmission gate risolve il problema dei segnali del pass transistor mettendo in parallelo un transistore nMOS e un pMOS.
Il principale svantaggio è dovuto alla maggiore complessità dovuta all’utilizzo di 2 transistori e un invertitore. Inoltre tutto il rumore all’ingresso è passato all’uscita.

Logica dinamica
Section titled “Logica dinamica”Nella logica dinamica, invece di implementare pull-up e pull-down come nella CMOS, se ne implementa solo uno e si suddivide in due fasi il circuito: precarica e valutazione.
Per la suddivisione serve un terzo transistor nMOS in serie al pull-down, che, insieme al pull-up (pMOS), è comandato da un segnale di clock.
- Nella fase di precarica, il pull-up è acceso e carica la capacità in uscita, mentre il pull-down è spento dal terzo transistore.
- Nella fase di valutazione, in base al valore degli ingressi, si decide se il nodo di uscita viene portato a 0 o se rimane a 1.

Rispetto alla logica CMOS che usa transistors, la logica dinamica ne usa solo .
Dal punto di vista dei consumi, non ci sono più quelli dovuti alla transizione di stato del CMOS, ma nel caso in cui il pull-down è acceso, la carica della capacità viene sprecata per ogni ciclo di clock.